標簽：LDOpCB

隨著便攜產品日趨小巧輕薄，對電源管理芯片也提出更高的要求，諸如高集成度、高可靠性、低噪聲、抗干擾、低功耗等。本文探討了在便攜產品電源設計的實際應用中要注意的各方面問題。

便攜產品的電源設計要系統級思維，在開發手機、Mp3、pDA、pMp、DSC等由電池供電的低功耗產品時，假如電源系統設計不合理，會影響到整個系統的架構、產品的特性組合、元件的選擇、軟件的設計以及功率分配架構等。同樣，在系統設計中，也要從節省電池能量的角度出發多加考慮。例如，現在便攜產品的處理器一般都設有幾種不同的工作狀態，通過一系列不同的節能模式(空閑、睡眠、深度睡眠等)可減少對電池容量的消耗。當用戶的系統不要最大處理能力時，處理器就會進入電源消耗較少的低功耗模式。

從便攜式產品電源管理的發展趨勢來看，要考慮以下幾個問題：1.電源設計必須要從成本、性能和產品上市時間等整個系統設計來考慮;2.便攜產品日趨小巧輕薄化，必需考慮電源系統體積小、重量輕的問題;3.選用電源管理芯片力求高集成度、高可靠性、低噪聲、抗干擾、低功耗，突破散熱瓶頸，延長電池壽命;4.選用具有新技術的新型電源芯片進行方法設計，這是保證產品先進性的基本條件，也是便攜產品電源管理的永恒追求。

便攜產品常用電源管理芯片包括：低壓差穩壓器(LDO)、非常低壓差穩壓器(VLDO)、基于電感器儲能的DC/DC轉換器(降壓電路Buck、升壓電路Boost、降壓-升壓變換器Buck-Boost)、基于電容器儲能的電荷泵、電池充電管理芯片、鋰離子電池保護IC。

選用電源管理芯片時應注意：選用生產工藝成熟、品質優秀的生產廠家產品;選用工作頻率高的芯片，以降低周邊電路的應用成本;選用封裝小的芯片，以滿足便攜產品對體積的要求;選用技術支持好的生產廠家，方便解決應用設計中的問題;選用產品資料齊全、樣品和DEMO易于申請、能大量供貨的芯片;選用性價比好的芯片。

LDO線性低壓差穩壓器是最簡單的線性穩壓器，由于其本身存在DC無開關電壓轉換，所以它只能把輸入電壓降為更低的電壓。它最大的缺點是在熱量管理方面，因為其轉換效率近似等于輸出電壓除以輸入電壓的值。

LDO電流主通道在其內部是由一個MOSFET加一個過流檢測電阻組成，肖特基二極管作反相保護，輸出端的分壓電阻取出返饋電去控制MOSFET的流通電流大小，EN使能端可從外部去控制它的工作狀態，內部還設置過流保護、過溫保護、信號放大、power-OK、基準源等電路，實際上LDO已是一多電路集成的SoC。LDO的ESD>4KV，HBMESD>8KV。

低壓差穩壓器的應用象三端穩壓相同簡單方便，一般在輸入、輸出端各加一個濾波電容器即可。電容器的材質對濾波效果有明顯影響，一定要選用低ESR的X7RX5R陶瓷電容器。

LDO布線設計要點是考慮如何降低pCB板上的噪音和紋波，如何走好線是一個技巧加相關經驗的工藝性細活，也是設計產品成功的關鍵之一。圖1說明了如何設計走線電路圖，掌握好電流回流的節點，有效的控制和降低噪音和紋波。優化布線方法是值得參考的。

圖1：LDO布線電路方法

假如一個驅動圖像處理器的LDO輸入電源是從單節鋰離子電池標稱的3.6V，在電流為200mA時輸出1.8V電壓，那么轉換效率僅為50%，因此在手機中出現一些發熱點，并縮短了電池工作時間。雖然就較大的輸入與輸出電壓差而言，確實存在這些缺點，但是當電壓差較小時，情況就不同了。例如，假如電壓從1.5V降至1.2V，效率就變成了80%。

當采用1.5V主電源并要降壓至1.2V為DSp內核供電時，開關穩壓器就沒有明顯的優勢了。實際上，開關穩壓器不能用來將1.5V電壓降至1.2V，因為無法完全提升MOSFET(無論是在片內還是在片外)。LDO穩壓器也無法完成這個任務，因為其壓差通常高于300mV。

理想的解決方法是采用一個VLDO穩壓器，輸入電壓范圍接近1V，其壓差低于300mV，內部基準接近0.5V。這樣的VLDO穩壓器可以很容易地將電壓從1.5V降至1.2V，轉換效率為80%。因為在這一電壓上的功率級通常為100mA左右，那么30mW的功率損耗是可以接受的。VLDO的輸出紋波可低于1mVp-p。將VLDO作為一個降壓型開關穩壓器的后穩壓器就可容易地確保低紋波。

開關式DC/DC升降壓穩壓器

開關式DC/DC升降壓穩壓器按其功能分成Buck開關式DC/DC降壓穩壓器、Boost開關式DC/DC升壓穩壓器和根據鋰離子電池的電壓從4.2V降低到2.5V能自動切換降升壓功能的Buck-Boost開關式DC/DC升降壓穩壓器。當輸入與輸出的電壓差較高時，開關穩壓器避開了所有線性穩壓器的效率問題。它通過使用低電阻開關和磁存儲單元實現了高達96%的效率，因此極大地降低了轉換過程中的功率損失。

Buck開關式DC/DC降壓穩壓器是一種采用恒定頻率、電流模式降壓架構，內置主(p溝道MOSFET)和同步(N溝道MOSFET)開關。pWM控制的振蕩器頻率決定了它的工作效率和使用成本。選用開關頻率高的DC/DC可以極大地縮小外部電感器和電容器的尺寸和容量，如超過2MHz的高開關頻率。開關穩壓器的缺點較小，通常可以用好的設計技術來克服。但是電感器的頻率外泄干擾較難防止，設計應用時對其EMI輻射要考慮。

圖2給出了Buck開關式DC/DC應用線路設計，要注圖中粗線的部分：粗線是大電流的通道;選用MuRata、Tayo-Yuden、TDKAVX品質優良、低ESR的X7RX5R陶瓷電容器;在應用環境溫度高，或低供電電壓和高占空比條件下(如降壓)工作，要考慮器件的降溫和散熱。必須注意：SWvs.L1距離4mm;Coutvs.L1距離4mm;SW、Vin、Vout、GND的線必須粗短。

要得到一個運作穩定和低噪音的高頻開關穩壓器，要小心安排pCB板的布局結構，所有的器件必需靠近DC/DC，可以把pCB板按功能分成幾塊，如圖3所示。1.保持通路在Vin、Vout之間，Cin、Cout接地很短，以降低噪音和干擾;2.R1、R2和CF的反饋成份必須保持靠近VFB反饋腳，以防噪音;3.大面積地直接聯接2腳和Cin、Cout的負端。