鉅大鋰電 | 點擊量：0次 | 2020年05月19日
詳解非隔離式開關電源PCB布局設計技巧
一個良好的布局設計可優化效率，減緩熱應力，并盡量減小走線與元件之間的噪聲與用途。這一切都源于設計人員對電源中電流傳導路徑以及信號流的理解。
當一塊原型電源板首次加電時，最好的情況是它不僅能工作，而且還安靜、發熱低。然而，這種情況并不多見。
開關電源的一個常見問題是“不穩定”的開關波形。有些時候，波形抖動處于聲波段，磁性元件會出現出音頻噪聲。假如問題出在印刷電路板的布局上，要找出原因可能會很困難。因此，開關電源設計初期的正確pCB布局就非常關鍵。
電源設計者要很好地理解技術細節，以及最終產品的功能需求。因此，從電路板設計項目一開始，電源設計者應就關鍵性電源布局，與pCB布局設計人員展開密切合作。
一個好的布局設計可優化電源效率，減緩熱應力；更重要的是，它最大限度地減小了噪聲，以及走線與元件之間的相互用途。為實現這些目標，設計者必須了解開關電源內部的電流傳導路徑以及信號流。要實現非隔離開關電源的正確布局設計，務必牢記以下這些設計要素。
布局規劃
對一塊大電路板上的嵌入dc/dc電源，要獲得最佳的電壓調節、負載瞬態響應和系統效率，就要使電源輸出靠近負載器件，盡量減少pCB走線上的互連阻抗和傳導壓降。確保有良好的空氣流，限制熱應力；假如能采用強制氣冷措施，則要將電源靠近風扇位置。
另外，大型無源元件(如電感和電解電容)均不得阻擋氣流通過低矮的表面封裝半導體元件，如功率MOSFET或pWM控制器。為防止開關噪聲干擾到系統中的模擬信號，應盡可能防止在電源下方布放敏感信號線；否則，就要在電源層和小信號層之間放置一個內部接地層，用做屏蔽。
關鍵是要在系統早期設計和規劃階段，就籌劃好電源的位置，以及對電路板空間的需求。有時設計者會無視這種忠告，而把關注點放在大型系統板上那些更“重要”或“讓人興奮”的電路。電源管理被看作事后工作，隨便把電源放在電路板上的多余空間上，這種做法對高效率而可靠的電源設計十分不利。
關于多層板，很好的方法是在大電流的功率元件層與敏感的小信號走線層之間布放直流地或直流輸入/輸出電壓層。地層或直流電壓層供應了屏蔽小信號走線的交流地，使其免受高噪聲功率走線和功率元件的干擾。
作為一般規則，多層pCB板的接地層或直流電壓層均不應被分隔開。假如這種分隔不可防止，就要盡量減少這些層上走線的數量和長度，并且走線的布放要與大電流保持相同的方向，使影響最小化。
大電流走線應短而寬，盡量減少pCB的電感、電阻和壓降。關于那些有高di/dt脈沖電流的走線，這方面尤其重要。
高頻去耦電容CHF應為0.1μF~10μF，X5R或X7R電介質的陶瓷電容，它有極低的ESL(有效串聯電感)和ESR(等效串聯電阻)。較大的電容電介質(如Y5V)可能使電容值在不同電壓和溫度下有大的下降，因此不是CHF的最佳材料。
圖3b為降壓轉換器中的關鍵脈沖電流回路供應了一個布局例子。為了限制電阻壓降和過孔數量，功率元件都布放在電路板的同一面，功率走線也都布在同一層上。當要將某根電源線走到其它層時，要選擇在持續電流路徑中的一根走線。當用過孔連接大電流回路中的pCB層時，要使用多個過孔，盡量減小阻抗。
圖5顯示的是升壓轉換器中的熱回路與寄生pCB電感（a）；為減少熱回路面積而建議采用的布局（b）
功率焊盤形式
注意功率元件的焊盤形式，如低ESR電容、MOSFET、二極管和電感。
關于去耦電容，正負極過孔應盡量互相靠近，以減少pCB的ESL。這對低ESL電容尤其有效。小容值低ESR的電容通常較貴，不正確的焊盤形式及不良走線都會降低它們的性能，從而新增整體成本。通常情況下，合理的焊盤形式能降低pCB噪聲，減小熱阻，并最大限度降低走線阻抗以及大電流元件的壓降。
大電流功率元件布局時有一個常見的誤區，那就是不正確地采用了熱風焊盤(thermalrelief)。非必要情況下使用熱風焊盤，會新增功率元件之間的互連阻抗，從而造成較大的功率損耗，降低小ESR電容的去耦效果。假如在布局時用過孔來傳導大電流，要確保它們有充足的數量，以減少阻抗。此外，不要對這些過孔使用熱風焊盤。
控制電路布局
使控制電路遠離高噪聲的開關銅箔區。對降壓轉換器，好的辦法是將控制電路置于靠近VOUT+端，而對升壓轉換器，控制電路則要靠近VIN+端，讓功率走線承載持續電流。
假如空間允許，控制IC與功率MOSFET及電感(它們都是高噪聲高熱量元件)之間要有小的距離(0.5英寸~1英寸)。假如空間緊張，被迫將控制器置于靠近功率MOSFET與電感的位置，則要特別注意用地層或接地走線，將控制電路與功率元件隔離開來。
控制電路應有一個不同于功率級地的獨立信號(模擬)地。假如控制器IC上有獨立的SGND(信號地)和pGND(功率地)引腳，則應分別布線。關于集成了MOSFET驅動器的控制IC，小信號部分的IC引腳應使用SGND。
信號地與功率地之間只要一個連接點。合理方法是使信號地返回到功率地層的一個干凈點。只在控制器IC下連接兩種接地走線，就可以實現兩種地。
控制IC的去耦電容應靠近各自的引腳。為盡量減少連接阻抗，好的方法是將去耦電容直接接到引腳上，而不通過過孔。
回路面積與串擾
兩個或多個鄰近導體可以出現容性耦合。一個導體上的高dv/dt會通過寄生電容，在另一個導體上耦合出電流。為減少功率級對控制電路的耦合噪聲，高噪聲的開關走線要遠離敏感的小信號走線。假如可能的話，要將高噪聲走線與敏感走線布放在不同的層，并用內部地層作為噪聲屏蔽。
空間允許的話，控制IC要距離功率MOSFET和電感有一個小的距離(0.5英寸~1英寸)，后者既有大噪聲又發熱。
LTC3855控制器上的FET驅動器TG、BG、SW和BOOST引腳都有高的dv/dt開關電壓。連接到最敏感小信號結點的LTC3855引腳是：Sense+/Sense-、FB、ITH和SGND，假如布局時將敏感的信號走線靠近了高dv/dt結點，則必須在信號走線與高dv/dt走線之間插入接地線或接地層，以屏蔽噪聲。
在布放柵極驅動信號時，采用短而寬的走線有助于盡量減小柵極驅動路徑中的阻抗。
假如在BG走線下布放了一個pGND層，低FET的交流地返回電流將自動耦合到一個靠近BG走線的路徑中。交流電流會流向它所發現的最小回路/阻抗。此時，低柵極驅動器不要一個獨立的pGND返回走線。最好的辦法是盡量減少柵極驅動走線通過的層數量，這樣可防止柵極噪聲傳播到其它層。
在所有小信號走線中，電流檢測走線對噪聲最為敏感。電流檢測信號的波幅通常小于100mV，這與噪聲的波幅相當。以LTC3855為例，Sense+/Sense-走線應以最小間距并行布放(Kelvin檢測)，以盡量減少拾取di/dt相關噪聲的機會。
另外，電流檢測走線的濾波電阻與電容都應盡可能靠近IC引腳。當有噪聲注入長的檢測線時，這種結構的濾波效果最好。假如采用帶R/C網絡的電感DCR電流檢測方式，則DCR檢測電阻R應靠近電感，而DCR檢測電容C則應靠近IC.
假如在走線到Sense-的返回路徑上使用了一個過孔，則過孔不應接觸到其它的內部VOUT+層。否則，過孔可能會傳導大的VOUT+電流，所出現的壓降可能破壞電流檢測信號。要防止在高噪聲開關結點(TG、BG、SW和BOOST走線)附近布放電流檢測走線。如可能，在電流檢測走線所在層與功率級走線層之間放置地層。
假如控制器IC有差分電壓遠程檢測引腳，則要為正、負遠程檢測線采用獨立的走線，同時也采用Kelvin檢測連接。
走線寬度的選擇
對具體的控制器引腳，電流水平和噪聲敏感度都是唯一的，因此，必須為不同信號選擇特定的走線寬度。通常情況下，小信號網絡可以窄些，采用10mil~15mil寬度的走線；大電流網絡(柵極驅動、VCC以及pGND)則應采用短而寬的走線。這些網絡的走線建議至少為20mil寬。
