便攜式設備適配器設計要綜合考慮高效率、低空載功耗、寬交流電壓輸入、電磁干擾、pCB尺寸以及成本等多方面的要求，全集成架構具有較高的性能但成本較高，而分立方法成本低但開關頻率不穩定以及開關損耗高，部分集成方法有效綜合了全集成和分立方法的特點。本文對這些不同架構進行了深入分析。隨著手機及pDA等便攜式設備的應用日益新增，對低功率電源適配器的需求也在不斷新增。這些電源的典型特性包括符合安全標準的交流隔離、1至5瓦的輸出功率、5Vdc(5%的輸出電壓、符合BlueAngel(EN6100-3-2)要求的低空載功耗、低電磁干擾(EMI)，以及其他開關電源(SMpS)所需的故障保護等。其中大多數還要求具有85至265Vac的交流輸入電壓。采用交流電頻率(30~80Hz)變壓器與整流器的線性電源性價比很高，且能滿足隔離、故障保護及EMI要求。但這些器件不僅笨重，還不能滿足寬輸入電壓及空載功耗要求，且一般不能滿足電壓調整要求。而由整流器與回掃轉換器所組成的SMpS則能滿足以上要求，但其成本要遠高于線性電源，尤其當采用全集成芯片架構時。

由于輸出功率較小以及電壓調整要求相對較寬松，且與系統成本相比，功率密度及效率不是重要的約束條件，因此SMpS可用分立半導體器件來實現以降低系統成本。盡管這種方法可滿足基本的電壓要求，但卻不是固定頻率設計，因為pWM頻率會隨輸出電流及輸入交流電壓的變化而改變。此外，諧波也會在某些應用中引起噪聲問題。由于導通及關斷速度較慢，故其開關損耗也較大，因為沒有用于高壓MOSFET的驅動器。由于未采用空載跳周期(cycleskipping)模式，因此也可能不滿足BlueAngel標準的要求，并且也難以實現一些基本的保護功能，如過熱保護、過壓保護及欠壓保護等，而這些功能通常都是SMpS所要求的。基于以上這些原因，人們開發出了一種部分集成的解決方法，這種解決方法不僅能消除分立解決方法有關的局限性，而且成本還低于全集成方法。其他SMpS架構面向低功率及通用輸入電壓應用的典型SMpS架構盡管都用一個由回掃拓撲及隔離反饋電路所組成的基本平臺，但不同的架構其初級有很大的差異。全集成方法與分立器件方法是目前最流行的兩種解決方法。

1.全集成方法圖1為一種典型全集成架構。U1為用于全輸入電壓范圍的高電壓IC，該芯片在一個硅片上集成了高電壓開關晶體管與控制邏輯，而沒有采用目前流行的將兩塊裸片置于一個封裝中的混合設計。圖1中反饋信號通過光耦ISO1加于IC的Bias/FB(偏壓/反饋)端，變壓器的偏置線圈為IC供應電源。在上電期間，偏置線圈上沒有感應電壓，IC電源由從高壓端至偏壓端與儲能電容C3的內部電流源供應。當偏壓達到工作電平時，IC即開始以不斷新增的占空比進行開關(軟啟動)。啟動后，由偏置線圈為IC供應電源，而內部電流源則由控制邏輯關斷。IC擁有內部檢流電路，以供應逐周期的電流限制。[page]2.分立器件方法圖2為一種典型分立實現方法。分立高壓晶體管最初由直流總線通過R1偏置并由ZR1箝位，當晶體管柵極電壓達到導通閥值時，Q1打開。當通過檢流電阻的漏電流達到預定值時，被關斷的控制晶體管Q2被偏置電壓打開，將Q1關斷。Q1關斷后，儲存在變壓器中的能量即傳遞到次級線圈及偏置線圈，并通過C3與R6構成的RC網絡給Q1柵極加一個正偏壓，RC網絡的時間常數決定關斷時間。反饋信號通過光耦取得并加于Q2的基極，以對基極電流進行調整。基極電流調整導致對導通時間間隔的調整，進而實現對輸出電壓的調整。由于通用分立器件的生產批量很大，故與專用集成電路(ASIC)解決方法相比，分立解決方法的系統成本是所有架構中最低的，但這種方法也有一定的局限性。首先，開關頻率不恒定，由于關斷間隔相對恒定，故占空比改變將引起頻率改變；其次，開關轉換速度緩慢，因為它沒有ASIC解決方法中所采用的低阻抗柵極驅動器。故在同一頻率、電壓及電流上，Q1的開關損耗遠高于ASIC解決方法的開關損耗。3.部分集成方法

圖3：部分集成IC加分立器件實現方法。

基于上面對這兩種架構的討論，以下介紹一種部分集成式架構。圖3所示的這種架構旨在供應適中的系統成本，同時保留大部分ASIC架構的性能優勢。該架構的系統成本之所以較低，是因為采用了通用分立高壓晶體管，以及低壓工藝控制器IC。

a.源極開關控制作為對用于開關高壓MOSFET的傳統柵－源驅動的一種替代，可在IC輸出中采用一種源極開關結構。在這種源極開關結構中，控制器是通過源極來驅動外部MOSFET，而不是傳統pWM方法中驅動柵極。如圖4所示，外部MOSFETQ1的柵極通過ZR1被箝位在一個恒定電壓上，該電壓足夠高，以使晶體管充分導通，其典型值為14V。而電容C1(遠大于柵極輸入電容)則用來在每一開關周期暫時儲存柵極電荷。Q2的開關極性與Q1同步，當Q2打開時，Q1的源極被拉至接近于0V，而C1中所儲存的電荷則被傳遞到柵極，從而將Q1打開。當Q2關斷時，Q1的漏電流繼續流向Q2。Q2漏極電壓的升高迫使Q1的柵極電容對充電電容放電。當Q2的漏極電壓高于其柵極電壓減去Q1的柵極閥值電壓時，Q1關斷。采用源極開關控制具有許多優勢。首先，由于驅動及檢流共用一個引腳，故能減少一個引腳，從而簡化IC封裝；其次，由于IC的柵極驅動器只需驅動具有較低柵極閥值電壓的開漏極FET，故能采用低電源電壓，而無需使用充電泵電路，典型的pWMIC要求最小10V的電源電壓，而建議的IC則只需6V，由于電源電壓較低，因此可以采用亞微米工藝來提高裸片面積使用效率；第三，開關及啟動電流源只需使用一個外部高壓MOSFET，而柵極控制方法則要用另外的高壓器件來供應啟動偏置電源。[page]b.射極開關控制基于成本考慮，設計工程師有時希望采用雙極型晶體管來作為帶射極開關控制的高電壓開關，如圖5所示。Q1的基極在關斷狀態下被箝位在一個安全電壓上，因此Q2上所加的電壓為箝位電壓減去Q1的Vbe(0.7V)。為打開Q1，先打開驅動場效應晶體管Q2，然后基極電流再流進Q1與Q2。起始基極電流由電容C1供應，直至Q1完全飽和。導通期間的基極電流由Vdd通過電阻R1及Q2的導通電阻供應。為關斷Q1，先關斷Q2以迫使集電極電流從基極流向充電電容C1，從而將Q1關斷。采用射極開關控制，除具有源極開關控制的優點外，還具有以下兩個優勢：由于集電極電流遠大于基極電流，故與傳統基極開關方法相比，可以以高得多的速率來消除過量載流子，這能極大地加速關斷過程；(2)射極開關關斷下的Q1反向偏置安全工作區要遠大于采用柵極關斷時的反偏安全工作區，這是因為當射極關斷時沒有射極電流，故集電極－射極擊穿電壓BVCEO變成BVCBO，而在基極開關方法中，BVCBO通常都要高于BVCEO極限值。

C.IC/分立器件方法我們建議的方法采用源極開關方法來控制高壓MOSFET，Q1的柵極通過ZR1被箝位在一個高于閥值的電壓上。在采用低壓MOSFET的開漏極配置中，源極與IC輸出相連。采用源極開關技術可減少引腳數，因為輸出引腳還用于檢流。通過將FB引腳與偏壓引腳合并，可以采用TO-92塑料封裝，器件只有三個外部引腳，從而減少IC成本及對pCB空間的占用。這種器件可減少外部器件數，進而減少系統成本及空間。pWM控制器集成了振蕩器、檢流、參考電壓等。反饋電壓通過一個內部電壓分配器從BIAS輸入上獲得。BIAS電壓由電流源供應，并受電源輸出電壓的調整，通常用一個與輸出耦合的光耦來實現。全pWM功能可以通過3個外部連接來實現：SW端、BIAS/FB端及GND端。3端組合及低電壓工作可使IC采用TO-92等小型封裝，以便用于通孔安裝。類似低成本封裝亦可用于表貼安裝，這能極大地減少電源IC的成本及pCB面積。d.啟動過程啟動時，高電壓晶體管Q1的漏極電流通過控制器U1的內部電阻電路及外部電阻R3對電容C4充電(圖3)。當Bias/FB端子上的電壓達到工作電平時，IC即開始以不斷新增的占空比出現pWM脈沖，直至輸出電壓達到其預定值。然后，再對占空比進行調整以便調整輸出電壓。一旦控制器開始工作，內部電阻即被IC切斷，而轉由偏置線圈給IC供應偏置。

[page]數字實現pWM控制器的數字實現具有許多優于模擬實現的優勢，包括相對復雜算法的精確執行、無需硬件修改的再配置以及便利的參數調整、測試及校準等。數字實現框圖如圖6所示。我們所建議的數字實現IC采用模數轉換器(ADC)來供應反饋電壓信號，Δ－ΣADC則采用過采樣及十取一技術來濾除紋波。主時序發生器控制pWM控制器的所有時序，它由振蕩器系統驅動，故所有時序都互相跟蹤并同步。時序發生器為一個從零開始并計數至最終值的二進制計數器，計數器在每周期結束時復位，并重復此過程。最終計數值由一個線性反饋移位寄存器確定。最終值至少為6?次計數，最高可以達到127次。可以通過改變周期來減少EMI，該操作由抖動控制(dithercommand)模塊來實現，空、最小及最大占空比都由該模塊出現。軟啟動及電壓模式控制可減小最大占空比。由于是數字實現，故IC的許多參數可在晶圓級進行調整，這些調整選項不僅能實現芯片的靈活性及芯片的多樣性，而且還能為電源設計工程師供應各種設計選項來縮短產品開發周期。重要調整選項包括：開關頻率：65kHz至256kHz電流限制：300mA至500mA電壓/電流模式：可選頻率抖動：開/關頻率抖動IC擁有旨在減少EMI輻射的廠可編程頻率抖動特性，可對多種抖動進行編程以滿足EMI要求。跳周期模式當達到最小pWM占空比(約3%)時，IC即進入輕負載的跳脈沖工作模式。跳脈沖工作可顯著提高輕負載時的工作效率。關斷與自動重啟假如遇到輸出短路或過載情況，則偏置線圈電壓會跌至關斷閥值(約3.5V)以下，pWM即停止工作并進入重啟程序。應用舉例如圖3所示，采用我們所建議的pWM控制器IC開發一種5W通用輸入電源以驗證其工作及靈活性，圖中未繪出EMI線濾波器。我們采用3端pWM控制器U1及通用高壓場效應晶體管Q1作為開關元件，且設計已經過成本及空間使用效率優化。如上所述，齊納二極管ZR1將晶體管Q1的柵極電壓箝位在14V上，Q1源極端與控制器的SW引腳相連以用于開關驅動及電流檢測。輸出電壓通過光耦ISO1檢測，并通過電阻分壓網絡R7及R8編程。ZR2供應準確的參考電壓以及將輸出電壓調節到最穩定的電壓范圍的誤差放大器功能。在此應用中，是在130kHz開關頻率、400mA限制及電流模式控制上對控制器進行調整。

圖3所示電源的參數如下：輸入交流電壓：85至265VAC；輸入頻率：47至63Hz；電壓：6.2VDC；電流(持續)：800mA；線路(輸入電壓)調節：(1%；負載調節：(3%；輸出紋波：100mVpp；工作溫度：0至40(C；效率(滿負載，高輸入電壓)：70%；空載功耗：200mW。實驗室評估結果表明，該電源能很好地滿足設計指標要求。電源上電的過沖很小，只有大約5ms的上升時間；在高輸入及滿負載輸出穩態工作條件下的輸出紋波大約為50mVpp；負載調節大約為(2.7%(包括電纜損耗)，輸入電壓調節約為0.3%；滿負載效率約為80%；空載功耗隨輸入電壓的新增而新增，在240Vac輸入上測得的指標約為140mW。