醫療和儀器設備（如便攜式超聲設備和手持式儀器）的趨勢也是尺寸越來越小，要求在更小的面積上以更有效的方式為FpGA、處理器和存儲器供電。典型的FpGA和存儲器設計需要密度非常高的電源，它能以快速瞬變響應輸送大電流以便為內核和I/O電源軌供電，同時通過低噪聲軌為鎖相環(pLL)等片內模擬電路供電。電源時序至關重要，應確保FpGA在存儲器使能之前上電并運行。帶精密使能輸入和專用電源良好輸出的穩壓器支持電源時序控制和故障監控。電源設計師通常希望將同一電源IC用在不同應用中，因此，必須能夠改變電流限值。這種設計重用可大幅縮短產品上市時間——任何新產品開發流程中的關鍵要素之一。

考慮具有1路12V輸入和5路輸出的FpGA的多軌電源管理常見設計規格：?內核電軌：1.2V(4A)?輔助電軌：1.8V(4A)?I/O電軌：3.3V(1.2A)?DDR存儲器電軌：1.5V(1.2A)?時鐘電軌：1.0V(200mA)

FpGA供電應用實例

典型的分立方案有4個開關穩壓器連接到12V輸入軌。一個開關穩壓器的輸出預調節LDO以降低功耗。另一種方法是使用一個穩壓器將12V輸入降壓至5V中間軌，然后再經調節以產生所需的各個電壓。該方案的成本較低，但由于采用兩級電源轉換，效率也較低。在以上兩種方案中，各穩壓器都必須獨立使能，因此，可能需要一個專用電源時序控制器來控制電源的時序。噪聲可能也是一個問題，除非所有開關穩壓器都能同步以降低拍頻。

將多個降壓調節器和LDO集成到單個封裝中，可顯著縮小電源管理設計的總體尺寸。此外，與傳統分立方案相比，智能型集成解決方案具有許多優勢。減少分立元件數目可大幅降低設計的成本、復雜度和制造成本。集成電源管理單元(pMU)ADp505x系列可在單個IC中實現所有這些電壓和功能，所用pCB面積和元件大幅減少。

為了最大程度地提高效率，各降壓調節器均可直接從12V電壓供電，從而無需預調節器級。降壓調節器1和2具有可編程電流限值（4A、2.5A或1.2A），因此電源設計師可以快速輕松地為新設計改變電流，大大縮短開發時間。LDO可由其中一個降壓調節器供電，提供低噪聲1V電源軌用于噪聲敏感的模擬電路。

某些設計中，兩者都很重要：對較高電流軌使用較低的開關頻率以提供最高電源效率，對較低電流軌使用較高的開關頻率以縮小電感尺寸和實現最小的pCB面積。主開關頻率提供一個2分頻選項，允許ADp5050以兩種頻率工作。降壓調節器1和3的開關頻率可通過I2C端口設置為主開關頻率的一半。